L'intrinseca "non prova ed errore" delle schede ad alta frequenza ha trasformato la simulazione da opzionale a necessaria
La logica delle schede a bassa frequenza (da pochi MHz a diverse decine di MHz, ordinario FR-4) è "connesso è qualificato". Il cablaggio si avvicina al filo ideale e la riflessione e la diafonia non hanno ancora avuto il tempo di distruggere il segnale. Calcolando la larghezza della linea in base all'esperienza e regolando la tavola, è possibile ottenere la convergenza.
La scheda ad alta frequenza è completamente invertita e il cablaggio stesso è un circuito a microonde:
Il cablaggio diventa una linea di trasmissione: quando la lunghezza del cablaggio supera 1/10 della lunghezza d'onda del segnale o la velocità del segnale raggiunge 1 Gbps o superiore e il fronte di salita entra nel livello dei cento picosecondi, verranno visualizzati effetti quali riflessione, risonanza, superamento, diafonia, deviazione temporale e rimbalzo del terreno, che non possono essere giudicati dall'accensione/spegnimento del multimetro e dall'esperienza del tecnico.
I parametri del materiale sono diventati la principale fonte di incertezza: la costante dielettrica (Dk) del FR-4 ordinario oscilla tra 4,2 e 4,6 e l'impedenza si sposta alle alte frequenze; Nella gamma delle alte frequenze è necessario utilizzare schede a bassa perdita e specificare la frequenza di prova (ad esempio "Dk 3,5 @ 10GHz"). La tangente di perdita (Df), la ruvidità della lamina di rame (effetto pelle) e il via stub modificheranno ciascuno in modo significativo le prestazioni del canale.
La "differenza" tra progettazione e produzione consumerà tutto il margine: la larghezza della linea calcolata per impostazione predefinita Er=4.5 alla fine della progettazione, ma il materiale effettivamente utilizzato dalla fabbrica delle schede è Er=4.2, risultando in una differenza di 5 Ω nel calcolo dell'impedenza; Un via può portare una capacità parassita di 0,5-1 pF e il fronte di salita dei segnali di livello DDR3 può essere rallentato di circa il 10%. Queste deviazioni non sono visibili sui disegni, solo la simulazione può evidenziarle in anticipo.
Il risultato è che se un progetto ad alta frequenza viene prima testato e ritenuto errato prima di essere modificato, richiederà materiali molte volte più costosi rispetto ai normali FR-4, un lungo ciclo di campionamento e un tempo di debug dell'intera macchina. Il costo può consumare direttamente l'intero profitto dell'ordine. Pertanto nel settore vi è consenso sul fatto che se la velocità del segnale supera 1 Gbps o il fronte di salita è inferiore a 1 ns, è necessario condurre un ciclo di simulazione dell'integrità del segnale prima dell'implementazione della scheda. Ciò determina che le fabbriche senza capacità di simulazione non possono nemmeno fare il primo passo per “fare le cose nel modo giusto”.